[클러스터] RF 설계의 문제점과 해결 방법

RF 설계의 문제점과 해결 방법

한 때, 소수의 전문가들의 자체 제작 칩셋 수준으로 전락한 RF 설계가 이제는 디지털 및 아날로그 모듈과 동일한 IC에 함께 통합되고 있다. 게다가 RF 설계 고유의 임계 치수는 또 다른 공학적인 압박 요소로 작용하고 있다.

RF 설계는 전자기 신호를 전달할 수 있는 회로 설계를 뜻한다. RF는 무선 주파수(radio frequency)를 의미하며, 이는 RF 회로가 초기에 AM 및 FM 대역에서만 무선 신호를 내보낼 수 있었던 데서 유래했기 때문이다. 오늘날 고주파 설계를 “RF 설계”라고 부르는 이유는 역사적인 전문어 표시 때문이다. 그림 1을 보면 UHF-TV 도입 이후 1960년대부터 30만MHz 이상의 주파수가 방송용으로 사용돼 왔다는 사실을 알 수 있다. 이때부터 통신 애플리케이션의 컨텐츠, 주파수, 대역폭 등이 증가하기 시작했다. Agilent Technologies의 ADS 플랫폼 매니저인 Joe Civello는 아날로그/혼성 신호 IC 설계자들이 현장에서 부닥치는 난제가 그 어느 때보다도 빠르게 증가하고 있다고 지적한다. 보다 높은 대역폭과 성능이 뛰어난 최종 제품을 요구하는 시장의 요구로 인해 제품 설계는 주파수 범위가 높아지고 복잡성까지 증가하고 있는 추세이다. 엔지니어들은 RF 회로를 아날로그 및 디지털 나노미터 회로와 통합하고 있다. 한편 디지털 회로는 기가비트급 데이터 속도로 인해 마이크로파 회로처럼 동작하고 있다. WiFi(Wireless Fidelity) 802.11a/b/g, 초광대역(UWB) 및 블루투스 같이 복잡한 무선 통신 표준에서는 회로 설계자들이 전체 시스템 성능에 미치는 설계의 영향을 평가해야만 한다.

폼팩터, 전력 및 비용 등의 요소는 아날로그, RF 및 디지털 설계의 통합 방향으로 몰아가고 있다. 휴대형 소자 애플리케이션은 장비가 작고 경량이어야 하며 가능한 전력을 적게 소모해야 할 뿐 아니라 비용도 최소화해야 하는 요구에 부응해야 한다. 통합은 최종 전자 제품의 생산 비용, 제품의 크기와 무게, 그리고 무엇보다도 필요한 전력 양에 직접적인 영향을 미친다. 설계자가 재료 청구서에서 구성 요소를 제외할 때는, 해당 부품의 공급망을 유지하는 일반 비용이 함께 제외되기도 하며, 최종 제품의 생산 비용이 제외됨에 따라 제품의 크기까지 줄어들 수 있다.

Texas Instruments의 무선 애플리케이션 리서치 매니저인 Bill Krenik에 의하면, 적절한 계측(instrumentation)의 부재가 고주파 신호의 분석을 복잡하게 하므로 RF 설계는 항상 복잡할 수 밖에 없다고 한다. 엔지니어들은 간접적인 측정 방식을 사용해 회로의 동작 상태(behavior)를 관찰한 결과로부터 회로의 특성을 추론해야만 했다. 게다가 엔지니어들이 디지털, 아날로그 및 RF 회로를 동일한 다이에 구현함에 따라 통합 문제는 이러한 문제를 더욱 복잡하게 만들었다. 기판을 통해 이동하거나 IC 표면에서 방사되는 디지털 신호는 RF 또는 아날로그 부분의 잡음 민감도에 영향을 끼친다. 이처럼 방심할 수 없는 문제들이 얽히고 설킨 상황에서 이런 문제를 내포한 최초의 실리콘이 탄생한 것이다. 이제 종래의 디버깅 방식은 더 이상 적용이 불가능할 수 있다. 이는 설계의 정확성을 높여 설계가 제작 단계로 가기 전에 가능한 많은 물리적 효과를 정확히 모델링해야 함을 의미한다. 설계 방식으로 실리콘을 정확히 모델링하지 못하면 설계 팀은 일단 소자를 제작하여 동작 상태를 관찰하는 수 밖에 없는 경우가 대부분이다. 이러한 경로를 택하는 방법은 도박과도 같아서 대부분의 업체들은 최후의 수단으로 고려한다.

아날로그 및 RF 회로는 대개 자체 칩에 존재하므로, 시스템에서 잡음을 분리하여 회로의 민감한 노드에 결합되는 것을 막기 쉽다는 측면이 있다. 엔지니어가 이러한 종류의 설계 부품을 하나의 다이에 통합하면 잡음 문제는 무시할 수 없는 수준이 되고 만다. 또한 일정한 형태의 정확한 실리콘 기판 모델링을 수행하지 않고서는 실리콘이 팹에서 나오기 전까지 이런 문제의 존재 여부 조차도 알 수 없을 수도 있다. 대개 이런 유형의 제품을 개발하려면 다양한 공학 분야의 기술을 전문적으로 습득한 전문가 팀이 필요하다. 그 이유는 한 명의 설계자가 RF와 아날로그 전문 기술을 겸비한 경우는 거의 드문데다, RF 기술과 아날로그 기술은 사용하는 툴도 다르고 지리적 위치도 다르므로 최종적으로 칩을 통합하는 과정에 어려움만 가중시킬 수 있기 때문이다.

각각의 고유한 설계 영역에는 저마다의 모듈 개발 및 테스트 방식과 기법이 존재한다. 엔지니어가 아날로그 설계에 사용하는 방식은 디지털 방식과 근본적으로 다르며, 아날로그 역시 RF와 크게 다르다. 예컨대, 아날로그와 RF 영역은 합성을 지원하는 부울(Boolean) 대수가 서로 다르다. 또한 주파수 영역에서 디지털 블록의 시뮬레이션을 실행하는 것은 아무런 의미가 없다. 이 같은 근본적인 차이점으로 인해, 설계를 시작하기 전에 고려해야 하는 설계 방식들 간의 불일치가 많이 있는 것이다. 설계자들은 항상 디지털 설계는 시간 영역에서, RF 설계는 주파수 영역에서 수행하고 있다(시뮬레이션 속도 고려). 이런 두 설계 형태를 칩에 통합하면 전체 칩의 시뮬레이션 시간이 엄청나게 길어질 수 있다. 또한 설계 흐름의 테스트 및 검증 단계에서도 마찬가지 상황이 발생하게 된다. 디지털 설계를 위한 테스트는 아날로그 테스트와 다르며, 설계의 아날로그 부분 역시 RF와 다르다. 이러함에도 불구하고 설계자는 세 가지 부문을 모두 통합한 제품을 개발해 왔고 현재도 계속 개발하고 있다.

Analog Devices의 RF 및 무선 그룹 사업 개발 책임자인 Doug Grant는 이러한 툴의 결함에도 불구하고 개발이 성공적으로 진행된 사례에 대해 자세히 설명해 주었다. Analog Devices가 직접 변환 또는 “제로 IF” 아키텍처를 사용해 Othello RF 송수신기 제품군의 부품 수와 비용을 줄이기로 하자 설계자들은 다양한 기법을 통해 아키텍처 문제를 해결할 수 밖에 없었다. 직접 변환을 GSM 같은 시간 분할 다중화 시스템에 적용하면 시스템이 버스트마다 오프셋을 상쇄해야 하고, 오프셋이 버스트마다 다르기 때문에 DC 오프셋 보정에 커다란 문제가 발생한다. 대부분의 고객과 경쟁업체들은 다른 공급업체의 과거 실패 사례를 예로 들어가며 직접 변환의 사용에 대해 반박하고 있다. 첫째 문제는 송신기 회로를 신중하게 설계해 오프셋을 가급적 최소화하는 것이었다. 설계자가 RF 시스템 레벨에서 수행한 첫 번째 단계는 국부 발진기 누출로 인한 셀프 믹싱(self-mixing)을 최소화하는 주파수 계획이었다. 그 다음은 높은 이득의 베이스밴드 증폭기와 필터를 신중하게 설계하는 것이었는데, 여기에는 종래의 아날로그 설계 툴과 시뮬레이션을 사용해야 했으며, 그 결과가 충분하지는 않았지만 양호한 성능을 나타냈다.

엔지니어들은 소프트웨어에서 제어할 수 있는 DC 오프셋 조정 기능을 제공하는 저해상도 DAC를 추가하여 문제를 개선했지만 여전히 모든 조건을 처리하기에는 역부족이었다. 오프셋을 더 줄이려면 더 많은 전력과 칩 면적이 필요하므로 혼성 신호 설계자와 시스템 설계자들은 공통적인 솔루션을 찾아야만 했다. 잔여 오프셋을 흡수하기 위해서는 몇 데시벨 정도의 동적 범위가 추가적으로 필요하다고 시스템 설계자들은 충고했다. ADC 설계자들은 아날로그 및 디지털 설계 툴과 시뮬레이션을 사용해 전력을 가능한 적게 늘려 이전 설계보다 향상시켰다. 그 다음 시스템 팀은 물리층 소프트웨어 팀과 협력해 프로세싱 전력이 크게 증가하지 않은 향상된 오프셋 보정 루틴으로 채널 보상 알고리즘을 개선했다. 마침내 이러한 공동 노력의 결과로 인해 강력한 직접 변환 송수신기가 탄생했다.

RF 설계

RF 회로 설계자는 제품을 계획하고 개발하는 과정에서 네 가지 유형의 문제를 반드시 처리해야 한다고 Analog Devices 고속 컨버터 그룹의 제품 라인 책임자인 Dave Robertson은 말한다. 이들은 다이 크기, 수율 및 출시 시간 같은 사업적인 문제는 물론, 상호 운용성 표준도 제품의 애플리케이션 시장 범위를 극대화시키는 방향으로 고려해야만 한다. 또한 엔지니어는 제품이 동작하게 될 주파수 영역에 대해 고민해야 한다. 대상 대역은 허가되었거나 그렇지 않을 수 있지만, 어느 쪽이든 국가 및 국제 기구에 속한 규제 기관의 통제를 받게 된다. 마지막으로 설계자는 제품의 물리층을 처리해야 하며, 특히 수많은 비선형적인 문제들을 해결해야 한다.

무선 제품 설계자는 시스템 레벨에서 데이터 처리량, 채널 간섭 및 전력 소모량을 비롯해 시스템의 전반적인 기능과 성능을 평가해야만 한다. 평가 결과는 시스템 설계자들이 회로 레벨 설계에 사용할 설계 부품을 비롯해 각 요소의 요건과 사양을 정의하는 데 도움이 된다. 회로 설계자는 트랜지스터 레벨에서 각 부품을 구현하는 데, 이론상으로는 테스트벤치로서 시스템 레벨 규격을 사용해 시스템 요구에 대한 부품 성능을 검증할 수 있어야 한다. 설계자는 물리적 구현 레벨에서 각 RF 부품의 레이아웃을 제작하고 본래의 제품 요건에 따라 부품별로 하나 이상의 소자에 패키징한다. 이 때, 소자 및 인터커넥트 기생 요소를 비롯해 레이아웃을 검증하여 성능 및 제조 용이성을 최종적으로 확인해야 한다. 그리고 RF 소자를 제품에 통합하는 설계 엔지니어는 설계가 완료되기 전에 시스템 성능을 평가할 수 있어야 한다.

AWR(Applied Wave Research)의 James Spoto 사장 겸 CEO는 이러한 모든 설계 영역이 지나치게 세분화된 EDA 환경 및 데이터베이스에 의해 분리되어 있을 뿐 아니라, GHz 주파수용이 아닌 툴과 모델을 사용하는 점이 난제라고 지적했다. 아키텍처 모델과 실제 회로 성능 간의 보정은 상당히 열악한 수준이다. 아키텍처 모델은 잡음, 왜곡 및 임피던스 부정합 같은 RF 회로의 많은 손상 요소들을 무시하거나 대충 어림잡는 수준에 그치고 있다.

AWR의 Analog Office 설계 슈트(design suite)는 이러한 문제를 완화할 목적으로 출시됐다. 이 제품은 전체 RF 클로저에 초점이 맞춰져 있으며, 시스템에서부터 회로 레벨 디자인 및 검증까지 이르는 IC 설계 흐름을 연결하는 통합 설계 환경에 병행 인터커넥트 구동과 RF-aware 설계 방법 등을 제공한다. 또한 설계 엔트리 및 회로도 캡처, 시간/주파수 영역 시뮬레이션 및 분석, 자동 소자 레벨 배치/배선 및 통합 설계 규칙 검사기를 갖춘 물리적 레이아웃, OEA International(www.oea.com)의 기술을 채용한 3D 전체 영역 솔버 기반 추출, 그리고 RF 측정을 지원하는 포괄적인 파형 디스플레이 및 분석 기능 등을 포함하고 있다.

Ansoft Corp은 Ansoft Designer를 통해 RF 설계를 지원한다. 이 제품은 시간, 주파수 및 혼성 모드 시뮬레이션과 함께 데이터 엔트리 및 시각화를 제공한다. 또한 시스템 레벨 시뮬레이션에서 RF 및 DSP 부품 라이브러리를 비롯해, 해석적이고 컴파일된 C/C++ 사용자 정의 모델 통합 시뮬레이션과 The Mathworks의 Matlab 통합 시뮬레이션을 지원한다. 회로 시뮬레이션 솔루션에서는 비선형적 잡음, 과도 현상, 디지털 변조, 비선형적 안정성 및 부하/소스 인력에 대한 분석이 이뤄진다. 또한 필터 및 전송선을 위한 설계 합성도 구현한다. 이 제품에는 3D 평면 전자기 시뮬레이션 엔진은 물론, 레이아웃 및 제조 모듈도 포함되어 있다.

Eagleware의 Genesys 제품 슈트에는 회로도 엔트리, 수많은 시뮬레이션 엔진, 다양한 아날로그 회로를 위한 합성 기능 그리고 생산 및 주문화 기능들이 내장되어 있다. 이 제품의 시뮬레이션 엔진은 선형 회로 시뮬레이션, 스펙트럼 영역 시스템 시뮬레이션, 고조파 균형 비선형 시뮬레이션 그리고 멀티레벨 3D 평면 전자기 시뮬레이션 등을 지원한다. 또한 지연 보정 및 임피던스 정합을 수행하기 위해, 전송선, 연산 증폭기 필터, LC 및 직접 LC/분산 필터, 위상 잠금 루프, 발진기, 마이크로파 분산 필터 및 회로 등을 위한 합성 기능도 제공한다.

Neolinear는 RF 설계자들을 위해 NeoCircuit-RF를 선보였다. 이 툴은 광범위한 RF 부품을 위한 설계 엔트리, 시뮬레이션 및 합성 기능을 제공한다. 또한 Cadence의 Specctre RF와 Agilent의 ADS 시뮬레이터를 사용해 주문형 RF 회로의 크기 지정, 바이어싱 및 검증을 양방향 또는 자동으로 수행할 수 있다. 엔지니어들은 내장된 기능을 사용해 측정을 수행하거나 개방형 API를 통해 자신만의 독점적인 측정 기법을 추가할 수 있다. NeoCircuit-RF는 합성 작업을 LSF(www.platform.com)나 Grid Engine(www.gridengine.sunsource.net)을 사용해 여러 장치에 분산하는 방법으로 팀원들 간의 실행 라이선스를 적절히 관리할 수 있다.

여러 개의 RF 설계 플랫폼에는 Agilent Technologies의 ADS(Advanced Design System)가 통합되어 있다. ADS는 회로 엔벌로프 시뮬레이션과 과도 및 수렴 시뮬레이션을 비롯해 AC, DC, S 패러미터 및 고조파 균형 시뮬레이션 등의 여러 시뮬레이션 엔진을 갖추고 있다. Dataquest에 따르면 Agilent Technologies가 RF 설계 분야의 선두 주자라는 사실은 그리 놀라운 일이 아니라고 한다.

RF 효과는 설계의 규모에 따라 몇 MHz 정도에 불과한 주파수에서만 눈에 띌 수 있다. 몇 백 MHz 정도로 낮게 동작하는 클럭조차도 주파수 구성 요소가 GHz 범위를 넘을 뿐이다. 이러한 기본 클럭 속도의 고주파성 고조파는 기판이나 칩에서 쉽게 방사되어 설계 곳곳에서 잡음 및 간섭 문제를 일으킬 수 있다. 아날로그 및 디지털 설계자들은 현재 신호 오염, 누하, 기판 커플링 및 기생 효과 같은 형태로 설계에 원치 않는 “고주파”의 결과물들을 확인하고 있다. 업계에서는 디지털 설계에 발생하는 원치 않는 RF 효과를 설명할 때 “신호 무결성”이라는 용어를 사용한다. 참고 자료 1에는 이러한 몇 가지 문제를 피하는 데 도움이 될 만한 EDA 툴이 소개되어 있다. 기생 요소 추출 툴 및 시간 영역 시뮬레이터는 고주파가 존재할 때 와이어가 나타내는 반응을 기술하는 모델로 가상 와이어를 대체한다. 이러한 툴이 기생 효과를 모델링하지 않는 것보다는 낫지만, 이는 트레이스의 전체 RF 특성을 1차적으로 개산한 것에 지나지 않는다. 보다 세부적이고 정확한 전자기 및 컨벌루션(convolution) 모델링 소프트웨어는 설계의 가장 중요하고 민감한 부분을 해결하는 데 도움이 되지만, 시뮬레이션 시간이 오래 걸릴 뿐 아니라 레이아웃이나 패키지 설계의 작은 영역에 대해서만 실행할 수 있다.

엔지니어는 항상 개별적으로 분리된 모듈에서 RF 회로를 설계해 왔다. 휴대폰 및 PDA 같은 소비자 가전의 폼팩터를 줄이려는 움직임은 PC 기판 설계에 RF 회로를 통합시키는 결과를 낳게 했다. 설계상의 난제는 대개 동작 주파수에 따라 달라지는데, 저주파 설계에서는 기판에 RF 소자를 배치하여 이를 임피던스 제어 트레이스 및 비아와 연결할 수 있다. 한편, 고주파 설계의 설계자는 패러미터 형상과 미리 계산된 분산 또는 S 패러미터 모델을 함께 사용해 모든 물리적 요소에 전송선과 소자 모델을 사용해야만 한다. 공간을 줄이려는 움직임은 이처럼 사전에 정의된 패러미터 형상을 양방향에서 수정하도록 만들었다. 회로를 검증하려면 우선 3D 전자기 영역 솔버를 사용해 전송선의 모델을 생성한 다음, 기능 검증에 회로 시뮬레이터를 사용해야만 한다. 기가비트급 데이터 속도를 낼 수 있는 고속 소자의 통합은 고속 설계 및 시뮬레이션에 장애를 야기시킬 뿐 아니라, 이러한 소자 내에서 통신 아키텍처를 기술하려면 보다 정확한 모델을 사용해야만 한다.

디지털 설계자는 논리 기능을 사전 정의된 부품에 패키징한 다음, 이를 PC 기판에서 연결시키곤 한다. 고주파 RF 회로는 트레이스, 비아 및 전도성 형상을 비롯해 상호 연결 전송선 같은 일부 사전 정의된 부품을 사용해 기능 회로를 제작한다. 이러한 방식을 사용하려면 RF 회로의 반응에 대한 확실한 이해가 필요하며, 전자기 및 회로 시뮬레이터에 크게 의존해야 한다. RF 회로는 또한 잡음이 많고 민감한 특성으로 인해 물리적인 격리가 필수적이다.

고속 RF 설계는 모두 상호 연결 전송선의 정확한 모델링과 관련되어 있다. 고속 회로는 복잡한 이산 디지털 부품을 사용한다. RF 회로는 금속층 내에 부품이 들어 있어 이산 부품의 수를 최소화할 수 있다. RF 설계에서는 상호 연결 트레이스가 모델링을 복잡하게 만들며, 이를 위해 3D 전자기 영역 솔버를 사용해야만 한다. RF 아날로그 협대역 설계에서는 전송 소자 형상에 캐패시터, 인덕터 및 쇼트 같은 회로의 수동 요소가 들어 있다. 이들은 계획된 신호가 동작하도록 되어 있는 협소한 범위의 주파수에서만 동작하게 된다. 이러한 형상이 다른 주파수에 들어가면 원치 않는 특성을 갖게 된다. 따라서 “RF 아날로그” 설계의 PC 기판 구리 구조는 비교적 협소한 주파수 대역 신호를 대상으로 하고 있다. 반도체 및 EDA 벤더들은 모두 시뮬레이션을 효율적으로 수행할 수 있는 정확한 RF 소자 모델을 개발하기 위해 노력하고 있지만, 대부분의 설계자들은 여전히 RFIC 벤더의 설계 가이드라인과 레퍼런스 설계에 의존하고 있다.

엔지니어들은 고성능 저비용 뿐 아니라, 설계의 편리함을 이유로 고속 직렬 I/O를 사용한다. Xilinx의 RocketPHY 송수신기는 10Gbps에서 동작하여 설계자들이 기존의 병렬 버스 아키텍처보다 동작 속도가 빠른 직렬 연결을 사용할 수 있게 해준다. 멀티기가비트의 직렬 I/O 기술로 설계하려면 감쇠, 잡음 및 반사 등 신호 무결성에 영향을 주는 문제점에 보다 많은 주의를 기울여야 한다. 따라서 엔지니어는 일반적으로 RF 설계자들의 전용 기법으로 설계를 분석해야 한다. 이는 분산된 기생 요소의 정확한 특성이 시스템의 전체 행동에 매우 중요하기 때문이다. 엔지니어는 대개 S 패러미터를 사용해 전송선, 패키지 및 커넥터와 연관된 기생 요소를 특성화한다. Synopsys의 HSpice 시뮬레이터는 풍부한 분석 기능, 뛰어난 모델 및 네이티브 S 패러미터 모델을 지원한다. Xilinx의 설계자들은 RocketPHY의 개발 과정에 HSpice를 사용해 이 송수신기를 특성화했다.

Mentor는 Agilent Technologies 같은 주요 RF 설계 벤더와의 협력체제 외에도 PC 기판 RF 설계를 위한 몇 가지 설계 및 검증 툴을 보유하고 있다. Mentor는 RF 소자들을 이해하기 위해 자사의 핵심 설계 정의 및 레이아웃 제품인 Board Architect와 Board Station을 수정했다. 혼성 신호 회로의 시뮬레이션은 ModelSim과 ADMS 시뮬레이션 엔진의 성능이 결합된 System Vision으로 수행했다. Mentor는 손실이 많은 전송선과 주파수 의존형 비아 같이 보다 정확한 전송선 모델을 처리하기 위해 ICX 및 HyperLynx를 업데이트했다.

Cadence의 PCB Design Expert는 엔지니어들이 RF 서브회로의 설계 모듈을 임포트하고 신호 분석 툴과 인터페이싱할 뿐 아니라, 설계 프로세스의 모든 단계에서 임계 고속 신호를 정의 및 억제할 수 있도록 해준다.

디지털, 아날로그 및 RF IC 설계자들이 안고 있는 주된 난제는 가능한 솔루션을 평가하고 선택한 접근 방식을 검증할 수 있는 적절한 시뮬레이션 환경을 찾는 일이다. 고주파 설계자들은 전통적으로 주파수 영역 기술을 사용해 RF 및 마이크로파 부품을 개발했으며, 아날로그/혼성 신호 시스템 설계자들은 시간 영역 시뮬레이션 기술을 사용해 대규모 IC를 개발하고 각자 맡은 설계 부분을 개별적으로 작업했다. 아날로그/혼성 신호 시스템 엔지니어는 오늘날 대부분의 RF/혼성 신호 IC를 설계하고 시간 영역 시뮬레이션 기술(Spice)을 사용해 전압 이득, 전압 이득과 임피던스의 AC 스윕(sweep), 잡음 전압 등을 찾아낸다. 하지만 EDA 벤더들은 주파수 영역 시뮬레이션 기술을 사용해 고주파 애플리케이션을 겨냥한 대부분의 기술을 개발했다. 주파수 영역 데이터에 관련된 RF 엔지니어들은 주파수 영역 시뮬레이션 툴을 이용해 회로를 설계하는 일에 아무런 불편함이 없다.

고집적의 대규모 RF/혼성 신호 IC의 출현으로, 고주파 및 아날로그/혼성 신호 시스템 설계자들은 이제 실리콘을 공유하지 않을 수 없는 상황이 되었다. 이와 동시에 설계 팀은 다양한 반도체 기술을 사용해 고주파, 아날로그 및 디지털 부품을 고집적 모듈에 통합하는 방식으로 전체 시스템을 구현하고 있다.

이러한 상황은 설계 방식의 융합화는 물론, 통합 RF/혼성 신호 설계 그룹의 도래를 야기하고 있다. 고주파 시스템 설계자의 입장에서는 설계의 크기와 복잡성이 증가하여 유사한 주파수 영역 시뮬레이션 기술을 보완할 시간 영역 시뮬레이션 기술에 대한 필요성이 늘어나고 있다. 또한 아날로그/혼성 신호 설계자의 입장에서는 데이터 속도와 신호 주파수가 증가해 유사한 시간 영역 시뮬레이션 기술을 보완할 주파수 영역 시뮬레이션 기술에 대한 필요성이 늘어나고 있는 상황이다.

시간 및 주파수 영역 분석을 모두 수행해야 하는 설계의 시뮬레이션 문제를 처리하는 한 가지 방법은 시뮬레이터의 계산 부담을 줄이고 CPU 시간을 적절히 유지하도록 모든 기술 내용을 행동 모델로 추상화하는 것이다. 이 방식을 사용하면 RF 및 아날로그 블록과 신호가 “베이스밴드” 모델로 선형화되거나 단순화되어 시뮬레이션 속도를 줄이게 된다. Matlab은 혼성 모드 설계의 아키텍처 검사에 널리 사용되는 툴이다. 이 툴을 비롯해 이러한 방식을 사용하는 다른 툴들은 구조와 성능이 대개 C 또는 C++에 가까운 독점 기술 언어를 사용한다. 이들은 데이터 흐름 알고리즘을 사용하며 대개 HDL 시뮬레이터보다 빠른 시뮬레이션 속도를 자랑한다. 분명 빠른 속도의 전체 행동 시뮬레이션은 특정 상황에서 확실히 뛰어난 성능과 유용성을 자랑하지만, 이러한 시뮬레이션을 통해서는 잘 알지 못하는 부분에 대한 지식을 얻을 수 없다고 많은 수석 시스템 설계자들은 입을 모은다.

아키텍처 설계와 구현 사이에는 근본적인 불연속성이 존재한다. 아키텍처 검사에서 사용하는 포맷으로는 설계 기술 내용을 구현할 수 없다. 실제 구현 단계로 옮겨가면 다양한 구현 언어를 사용해 RF 및 아날로그 블록을 훨씬 세부적(트랜지스터 레벨에 이르기까지)으로 기술해야만 한다.

아날로그 설계에서는 여전히 Spice 회로 시뮬레이터 제품군이 가장 널리 사용되고 있다. 하지만 필요한 결과물의 정확도를 얻기 위해서는 Spice 시뮬레이션을 장시간 실행해야만 한다. EDA 벤더들은 최근 몇 년 동안 전통적인 Spice 알고리즘 대신 테이블 룩업 모델이나 타이밍 알고리즘 또는 이를 모두 사용하는 이른바 “고속 Spice” 시뮬레이터를 내놓았다. 이러한 툴은 아날로그 및 혼성 신호 분야의 시뮬레이션 시간을 크게 줄여주므로 트랜지스터 레벨에서 대규모 디지털 블록을 시뮬레이트하는 경우에 매우 효과적이었다. 하지만 정확도가 불충분하거나 정확도 설정이 너무 엄격해 실행 속도를 늘려야 하는 RF 프론트 엔드를 포함한 애플리케이션에서는 그리 대수롭지 않는 수준이다. 전형적인 RFIC에는 RF 프론트 엔드, 아날로그 처리 기능을 비롯해 디지털 로직 및 DSP 기능이 상당 부분 들어 있다. 아날로그 및 DSP 블록은 대개 엄격하게 혼성 신호 시뮬레이터와 연결되어 있어 최상의 시뮬레이션 효과를 낼 수 있다. 즉, RF 신호를 아날로그 신호로 간주해 혼성 신호 시뮬레이터를 사용해 설계를 분석하는 것이다. 이러한 방식은 필요한 모든 수준의 유연성을 제공하는 것처럼 보인다. 속도를 구현하려면 IEEE 표준 VHDL AMS나 보다 벤더 종속적인 Verilog AMS를 사용해 비임계 블록을 행동 모델로 추상화하면 된다. 또한 정확도를 얻으려면 Spice에 임계 블록을 기술하면 된다. 하지만 혼성 신호 시뮬레이터는 Spice 유형의 시뮬레이터처럼 아날로그 부분에 대해 시간 영역 알고리즘을 사용한다.

RFIC를 종합적으로 검증하려면 디지털 변조 신호를 지원해야 하므로 시간 영역 알고리즘은 RFIC 시뮬레이션에 감당하기 힘든 문제를 야기시킨다. 시스템은 사용하는 무선 표준에 따라 1-10GHz의 RF 반송파에 이러한 모든 복잡한 신호들을 특성화해야 한다. 하지만 변조 정보는 대개 훨씬 낮은 주파수대(보통 수백 kHz나 MHz)에 있다. 심볼 기간은 보통 1μsec 수준이다. 엔지니어는 반드시 이러한 시스템을 검증하기 위해 수천 개의 심볼을 분석해야 한다. 시뮬레이터는 또한 몇 십분의 피코초 시간 단계로 방대한 수의 RF 반송파 주기를 실행해야 한다. 이러한 시뮬레이션은 몇 주 정도 실행하게 되며 기가바이트대의 출력 파일이 생성된다. 따라서 시간 영역 시뮬레이션은 디지털 변조 신호의 효율적인 분석에는 적합하지 않다.

Mentor가 개발한 ADMS RF 혼성 신호/혼성 영역 시뮬레이터는 “언어 중립적(language-neutral)”이며, 업계 표준 IC 설계 언어만 사용한다. 또한 Spice, Verilog, VHDL, Verilog AMS 및 VHDL AMS를 지원하며, VHDL 코드에서 C 모듈을 링크할 수도 있다. 따라서 엔지니어는 원하는 추상화 레벨에 가장 적합한 설계 언어를 사용해 각 블록을 기술할 수 있다. 한편 ADMS RF는 디지털 변조 신호의 특수한 특성을 사용해 시뮬레이션 성능을 개선할 수 있다.

Agilent Technologies와 Cadence는 RF/MS IC 협력체제를 결성해 RF 및 IC 설계 환경을 결합하는 것은 물론, RF/혼성 신호 IC 설계 부문에서 늘어나고 있는 난제도 처리했다. 설계자는 RF-DE(RF Design Environment)를 사용해 Agilent의 주파수 영역 회로 시뮬레이션 기술은 물론, Cadence의 시간 영역 회로 시뮬레이션 기술도 액세스할 수 있는데, 이 작업은 모두 Cadence의 IC 설계 흐름에서 이뤄진다. 최근 출시된 RFDE인 Wireless IC를 통해 설계자는 다양한 베이스밴드 아키텍처로 자신의 Cadence 기반 RF 회로의 회로도를 직접 검증할 수 있다. 이들은 개발 주기의 초기에 테스트벤치를 개발하고 이를 Agilent의 Advanced Design System에서 RFDE로 가져올 수 있다. 이렇게 하면 RFIC 설계자는 Cadence의 아날로그 및 혼성 신호 설계 흐름에서 테스트벤치를 이용해 테이프 아웃 단계 전에 자신의 회로 설계를 검증할 수 있다. 물론 사전 구성된 여러 개의 무선 테스트벤치가 RFDE의 옵션으로 제공되고 있다. RFDE 무선 테스트벤치는 Circuit Envelope, Agilent Ptolemy 및 AMI(Automatic Verification Modeling) 같은 Agilent의 시뮬레이션 기술을 사용한다.

한편 Agilent Connection Manager는 RFDE 무선 테스트벤치와 함께 동작하여 설계자가 개발 주기 초기에 시스템 검증을 수행할 수 있도록 RFDE에서 테스트 계장으로 데이터를 다운로드할 수 있도록 해준다. 사용자는 또한 Agilent Momentum(2.5D 방식) 기반의 시뮬레이션 기술을 사용해 수동 온칩 부품 및 인터커넥트의 전자기 기반 모델을 생성할 수 있다. 게다가 통상적인 집중 소자 모델로의 변환을 수행하지 않고도 Cadence 회로의 회로도에서 전자기 기반 모델을 직접 시뮬레이트할 수 있어 무선 및 고속 유선 애플리케이션에 적합한 뛰어난 정확도를 얻을 수 있다. Momentum 전자기 모델링 및 검증은 또한 기존의 레지스터-캐패시터 추출 툴과 시너지 효과를 낼 수 있는 툴이며, 오류가 전체 공정 실행에 손상을 줄 수 있는 임계 설계 네트에 필요한 모델링 정확도를 높이는 데 특히 도움이 된다.

RFIC 설계의 연결성 문제

ARF 회로의 성능은 설계자와 EDA 툴이 만나 나타나는 물리적 구현의 직접적인 결과로 볼 수 있다. 설계자가 RF 설계에서 처리해야 하는 문제들 가운데 상당수가 형상의 크기가 줄어듦에 따라 디지털 및 혼성 신호 설계에서도 중요한 문제로 대두되고 있다. 또한 기생 요소 및 상호 연결의 모델링은 시뮬레이션 문제를 더욱 복잡하게 만든다. 하지만 정확한 RF 소자 모델에는 반드시 기생 소자 네트워크가 들어 있어야 한다. 게다가 고주파 동작으로 인해 정확한 상호 연결의 표시는 필수적이다. 몇 GHz대에서는 과거 무시할 만한 수준이었던 기생 소자가 칩에 고장을 일으킬 수 있다. 온칩 상호 연결, 본딩 와이어 및 오프칩 마이크로스트립 유형의 상호 연결 등은 항상(또는 이따금) 주의를 요하는 부분이다. 또한 디지털 신호가 끌어들이는 잡음을 캡처하기 위해 칩 기판의 모델링을 반드시 수행해야 한다. 설계자가 온칩 상호 연결과 대규모 기생 요소 네트워크의 기판을 모두 모델링하면 시뮬레이터의 용량에 부담을 줄 수 있다. 현재 RF 공정을 진행하는 대부분의 파운드리는 소자의 정확한 시뮬레이션 모델을 프로세스 설계 키트의 일부로 제공하고 있다.

이러한 모델들은 각 소자의 회로 체계가 기술된 계층적 서브회로로 구성되어 있다. 각 모델에는 기본 원시 요소 및 수동 소자와 내부 노드의 비자명(nontrivial) 네트워크가 들어 있어 RF 주파수에서 정확한 시뮬레이션을 수행해야 하는 추가적인 물리적 세부 사항을 모델링한다. 예컨대, 수동 소자는 드레인/소스 액세스 네트워크, 접점 다이오드, 기판 네트워크, 게이트 전류 네트워크 및 소자의 레이아웃으로 인한 기생 요소 등을 모델링할 수 있다.

원시 부품의 기본 모델은 이러한 효과를 무시하거나 열악한 수준으로 나타낸다. 나선형 인덕터 같은 기생 네트워크의 일부 부품은 동작 주파수에 직접 의존할 수도 있다. 이러한 주파수 종속형 부품을 기존의 과도 시뮬레이터에서 시뮬레이트하면 비용이 너무 많이 든다. 또한 주파수 영역에서는 처리하기가 훨씬 쉬운 이점이 있다. 따라서 시뮬레이터는 회로도의 각 RF 소자에 대해 4개 이상의 추가 내부 노드와 10개 이상의 수동 소자를 처리해야 한다. 상호 연결을 고려하기 전이라도 실제 시뮬레이션 데이터의 복잡성은 회로도 레벨 데이터보다 훨씬 높으며 각 소자는 단순한 원시 부품보다 훨씬 중요성을 갖는다.

설계자는 시뮬레이션의 정확도를 위해 레이아웃의 RF 블록들 사이에서 상호 연결을 추출하고 능동 소자와 함께 시뮬레이트해야 한다. RF 설계자는 블록을 쉽게 인터커넥트할 수 있도록 입력 및 출력 임피던스로 블록을 설계할 만한 여유가 없다. 이들은 일단 블록을 최종 회로에 통합하고 나면 상호 연결 드라이브 및 이를 연결할 부하 라인에 관한 세부 정보 없이는 거의 RF 블록을 설계할 수 없다. 이러한 제한은 행동 모델링이 문제에 대한 불완전한 해답이 되는 또 다른 이유이다.

상호 연결과의 상호 작용 세부 사항을 캡처하는 입/출력단의 행동 모델을 제작하는 일은 항상 지나치리만큼 복잡하다. 대규모 전류 스윙이 외견상 무시할 만한 수준의 기생 레지스터에 전압 강하를 유발할 수 있는 전치 증폭기나 전력 증폭기 같은 소자에는 정확한 상호 연결 모델링이 요구된다. 설계자는 출시된 레이아웃 추출 툴에서 R(저항), RC(저항-캐패시턴스), RCC(커플링 캐패시턴스) 또는 RLCK(인덕턴스 및 인덕턴스-커플링-계수) 네트워크를 생성하도록 구성할 수 있다. 크기를 줄이고 주파수대를 높이면 IC 와이어의 물리적 모델링을 수행하는 데 어려움을 겪게 된다. 대개 추출 툴은 Spice 구문을 허용하는 시뮬레이터가 판독 가능한 Spice류의 네트리스트를 만들어 낸다. 하지만 이따금 추출된 네트리스트가 RCC나 RLCK에 포함되면 소자의 수가 수천만 개에 이를 수도 있다. 기생 네트워크의 크기가 시뮬레이션 속도를 과도하게 늦추면 추출 툴과 시뮬레이터는 보정 조치를 수행해야 하며, 추출 패러미터를 변경하면 네트워크의 크기를 줄일 수 있다. 또한 추출기나 시뮬레이터를 제어하면 네트워크를 보다 작은 동일한 네트워크로 줄일 수 있다. 또한 네트워크에서 무시할 만한 수준의 작은 레지스터를 제거하여 시뮬레이터의 정확도를 향상시킬 수 있다.

기판 모델링 문제는 어느 정도 상호 연결 문제와도 유사하다. 민감한 아날로그 및 RF 블록을 디지털 잡음으로부터 차단하려는 노력으로 거대한 가드링(guard ring)으로 설계를 과도하게 수행하는 일은 실리콘 영역에서 허용되지 않는 경우가 많다. 설계자는 기판 모델링을 위해 자신들이 보유하고 있는 툴이나 상용 툴의 Spice와 동일한 네트워크를 사용해 레이아웃 정보에서 동일한 네트워크를 추출해 낸다. 이러한 네트워크는 대개 RC 네트워크로 줄어들지만 시뮬레이터에는 여전히 큰 부담을 줄 수 있다.

RF 회로 체계가 포함된 SoC의 주요 주파수에서는 본딩 와이어의 물리적 효과를 정확히 모델링하는 일이 매우 중요할 수 있다. 본드 와이어로 인해 임피던스에서 몇 분의 나노헨리(nH)라도 변하면 설계 안정성을 동요시키기에 충분하다. 설계자는 일반적으로 중요성에 따라 두 가지 분석 방법 가운데 하나를 사용한다. 대부분의 설계자는 Spice와 동일한 네트워크를 사용하고, 나머지는 전자기 시뮬레이션을 실제 물리적 구조에 적용해 S 패러미터 기술 내용을 얻는다. 이렇게 하면 S 패러미터 블록을 능동 소자와 함께 시뮬레이트할 수 있다.

이러한 액세스 네트워크는 완전히 선형적이므로 S 패러미터를 사용하면 효율적이다. 하지만 전자기 시뮬레이션을 수행하려면 많은 비용이 지출될 수 있으며, 특히 대역폭이 많이 필요한 경우에는 더욱 그렇다. S 패러미터는 시간 또는 주파수 어느 영역에서든 시뮬레이션을 수행할 수 있다. 또한 주파수 영역은 시뮬레이션 속도가 훨씬 뛰어난 장점이 있다. 어떤 모델링 방식(Spice와 동일한 방식이나 전자기 방식)을 사용하든 간에 결과로 나오는 네트워크는 비교적 작다(패드의 수는 생성 시마다 기하급수적으로 증가하지 않는다). 본딩 와이어는 모델링하기 어려울 수 있지만 과도한 시뮬레이션 부담을 일으키지 않는다. 일부 애플리케이션은 IC와 함께 오프칩 상호 연결의 시뮬레이션을 수행해야 한다. 예컨대, 설계자는 시스템의 필수 부분으로 I/O 정합 네트워크를 고려해야 할 수도 있다. 이러한 경우에는 대개 최상으로 정의되어 주파수 영역에서 시뮬레이트된 마이크로스트립 구조로 오프칩 상호 연결을 모델링하게 된다. 설계자가 Mentor의 ADMS RF 툴을 사용하면 물리적 설계 레벨에서 이러한 모든 분석 기법을 적용할 수 있다. Agilent와 Cadence 간의 합작 결과물인 RFDE 역시 설계자들이 설계를 물리적으로 분석하는 데 도움이 된다.

저자

테크니컬 에디터인 Gabe Moretti의 연락처는 1-941-497-9880(팩스 1-941-497-9887)이며, 이메일 주소는 gmoretti@edn.com입니다